本周一问 | -leaf 这个属性的含义?
Q1
在TCL 手册上,有-leaf这个参数,比如get_pins 这个是什么意思,作用是什么呢?
A:
-leaf 返回的是最底层的cell的pin. 例如LUT,FF,DSP,BRAM的pin, 而不是hier 模块的pin.
Q2
比如 :
get_pins -of [get_nets xxxxx ] -leaf -filter {DIRECTION==OUT}
这种本身就是针对底层cell的pin,这个测过用于不用没有差异。那么,加这个-leaf 的作用主要体现在哪里?
A:
在cell在某个比较低的层级时,你可以看到差异.
你可以在Example design "wave_gen" 中分别执行一下以下的命令,体会一下差异:
get_pins -of [get_nets char_fifo_i0/U0/inst_fifo_gen/gconvfifo.rf/grf.rf/rst_full_gen_i] -filter {DIRECTION==OUT}
char_fifo_i0/U0/inst_fifo_gen/gconvfifo.rf/grf.rf/rstblk/out
get_pins -of [get_nets char_fifo_i0/U0/inst_fifo_gen/gconvfifo.rf/grf.rf/rst_full_gen_i] -leaf -filter {DIRECTION==OUT}
char_fifo_i0/U0/inst_fifo_gen/gconvfifo.rf/grf.rf/rstblk/grstd1.grst_full.grst_f.rst_d3_reg/Q
另外,除了上述例子中的寄存器外,LUT,DSP,BRAM,DRAM在这方面都是类似的。
赛灵思中文技术支持社区
欢迎在赛灵思中文技术支持社区中留言讨论开发过程中遇到的问题与启发!
本社区致力于为Xilinx 用户及生态合作伙伴提供一个分享、讨论和相互协作解决问题的交流社区,注册即可浏览论坛内容或者参与讨论。
https://support.xilinx.com/s/?language=zh_CN
Cplusylj: 写得太好了
A seleção: 您好,请问我用的官方IP生成的例程跑测试文件,结果遇到txdata全零,ena,sop,eop都为低,rxdata开始全为不定态,ena,sop,eop都为低,接收部分状态机进入了wait_rx_aligned的状态,之前一个状态是gt_locked,但是按照手册,在gt_locked的状态内rx_core_busy_led应该拉高,但是在仿真中,信号并没有拉高,rx_aligned也一直为0,到现在没定位到问题在哪里,请问这是为啥啊
A seleção: 您好,请问我用的官方IP生成的例程跑测试文件,结果遇到txdata全零,ena,sop,eop都为低,rxdata开始全为不定态,ena,sop,eop都为低,接收部分状态机进入了wait_rx_aligned的状态,之前一个状态是gt_locked,但是按照手册,在gt_locked的状态内rx_core_busy_led应该拉高,但是在仿真中,信号并没有拉高,rx_aligned也一直为0,到现在没定位到问题在哪里,请问这是为啥啊
m0_71685185: 你好,想问下HDL报这个错是怎么回事啊,之前一直这么写的没事,到24题就出错了,报错是这样的: Error (12007): Top-level design entity "top_module" is undefined ,然后我又试着编译了一下之前没问题的,也报这个错
666ghj: 可以试试我写的这个:https://drawfa.lovexl.top/