为什么总是习惯将 1uF和 0.1uF 的两个电容并联摆放在电路中

目录

1. 电容是什么及其作用

2. 两个电容并联的作用

3. 旁路和去耦

4. 电容选型

5. 电容降额

一杯茶、一包烟、一版BOM出一天；

第二天复核BOM时，会发现电容竟是使用数量最多的器件，甚至没有之一。

单板BOM里的电容不仅数量多，容量、封装、类型、或其他参数也有差异、可谓五花八门；

导师告诉我，这些差异的存在对于单板系统来说都是具有重要意义的。

我陷入了沉思，这些特么究竟有什么意义？

脑袋里回荡着他之前说的那句话：菜可以，要多学习；

不要只知道抄Demo，要边抄边质疑，要弄懂之所以那么设计的意义。

愣神了小半天后，原理图我是看了又看，突然就发现：

从导师那抄来的电路图上，1uF和0.1uF 两个容值的电容并联放在同一网络上的竟然那么多！

难道导师是个变态，

强迫这俩电容谈恋爱；

让他俩在原理图上脚踩地规规矩矩并着排；

可他俩在PCB上有的却是头对头挨了还又挨。

可真是个变态，咱也不敢拆台，好奇他为啥强迫电容谈恋爱。

咱默默查了下资料，发现真是错把导师怪。

1.电容是什么及其作用

最先想到的是以前物理里算烂了的平行板电容器，电容器就会储存电荷，当电容器的两个极板之间加上电压时（电容存储电荷）。

电容是一个完美的电荷存储器，这也仅仅是理想电容。

现实中的电容，却是深受制造工艺和材料的影响(材料存在电阻)，也就决定了其有ESR和ESL特性；常用的电容模型如下图：

• C：实际电容

• ESR：电容的串联等效电阻-Equivalent Series Resistance

• ESL：电容的串联等效电感-Equivalent Series Inductance

容抗计算公式为

式中L为上述ESL的简写

感抗计算公式为

式中L为上述ESL的简写

电容的复阻抗为

其中，

某品牌电容的阻抗频率特性曲线如下：

• 谐振频率点处，电容分量与ESL分量互相抵消

• 当频率低到一定程度时，电容分量起作用，ESL分量可忽略不计

• 当频率高到一定程度时，ESL分量起作用，电容分量可忽略不计

电容的阻抗频率特性曲线为类U字型，谐振点左边取决于电容分量，谐振点右边取决于ESL分量

2.两个电容并联的作用

为什么电路中总是习惯并联摆放 1uF和 0.1uF 的两个电容?

由上面容抗计算公式可知，

• 当电容越大、加载在其两端的交流电频率越高时，

• 其容抗就越小，对该交流电的阻碍作用也就越小。

一个特定容值的电容，仅可以有效滤除一定频率的信号； 想要拓宽所滤除信号的频率，可按需要并联更大或更小频率的容。

如果并联1个 1uF电容，可以滤除一定频率的信号；

若想滤除更高频率的信号，可再并联1个 0.1uF电容。

所以，并联摆放 1uF和 0.1uF 的两个电容是为了拓宽低阻抗滤波频带。

1uF和 0.1uF两个电容并联拓宽低阻抗滤波频带，这两个并联电容的选型还是有些讲究的， 通常建议不同封装不同容值的两个电容搭配使用。

不同容值相同封装、相同容值不同封装、以及相同容值不同封装的电容并联，虽能降低谐振点处的阻抗，但是都不能有效拓宽低阻抗滤波频带。

相同电容并联谐振点处频率降低，但未拓宽低阻抗频带，如下图。

相同电容并联后的阻抗频率曲线

同封装（类型）不同容值并联未有效拓宽低阻抗频带，0.1uF的曲线被1uF的包含，形同虚设未发挥作用，如下图。

同封装（类型）不同容值并联后的阻抗频率曲线

相同容值不同封装并联未有效拓宽低阻抗频带，0603的曲线被0402的包含，形同虚设未发挥作用，如下图。

相同容值不同封装并联后的阻抗频率曲线

不同容值不同封装并联能更有效拓宽低阻抗滤波频带，如下图。

不同容值不同封装并联后的阻抗频率曲线

由此可见，导师并不变态，

是我基础太差，水平太菜。

电容的特性是“隔直通交”，这是大家一接触到电容就了解的概念；

此外，电容的主要作用包括滤波、去耦、旁路、储能、谐振、积分、微分等，下面来介绍下电容的去耦和旁路功能。

3.旁路和去耦

• 旁路-Bypass：有绕过、避开、抄小道的意思，顾名思义在电路中的作用也是如此，如下图

• 去耦-Decoupling：专指去除芯片电源管脚上的噪声

该噪声是芯片本身工作产生的；在直流电源回路中，负载的变化也会引起电源噪声

以上关于去耦的解释，如果不能理解，

那结合下耦合的定会一就不难理解去耦了，

• 耦合-Couple：两个（如下图A、B）或两个以上的电路构成一个网络时，若其中

某一电路中电流或电压发生变化，能影响到其他电路也发生类似的变化，这种网络叫做耦合电路。

下面结合电路示意图，概述了电容的去耦和旁路功能在实际电路的应用

去耦：

IC芯片在启动或者切换工作状态（频率）的瞬间，容易造成其供电电源网络上较大的电流波动，

这种波动会通过电源网络耦合到该网络中的其他部分，干扰其他部分的正常运行，这就需要去耦。

电容C1尽可能靠近IC芯片的相关电源管脚处放置。

电容具有储存电荷的作用，

当IC芯片切换工状态时可以为其提供必要的瞬时电流，

能减弱电源网络上的电流波动对Power芯片的耦合干扰，电容C1起到了去耦作用。

旁路：

一般避免Power遭受较高频信号的干扰，

因为一旦Power受干扰导致其工作异常，会进而导致该Power网络中其他部分的正常工作，如上图中的IC芯片。

通常，在靠近Power芯片相应管脚处放置电容C0，由于电容在高频下呈低阻态，当受到高频信号干扰时，高频干扰信号会经过C0回流到GND，使Power芯片避开了干扰，这就是旁路作用。

电容不仅作用多，类型也很多，选型需要考虑的维度也很多，可菜鸟没记住多点，只找到了一个简单易记的选型建议。

4.电容选型

频率(Hz)	电容取值
DC-100K	10uF以上的钽电容或铝电解
100K-10M	0.1uF陶瓷电容
10M-100M	0.01uF陶瓷电容解
100M以上	0.001uF陶瓷电容、PCB电源与地平面间的电容

以前只知道芯片每个管脚要尽可能放置1个0.1uF，实在放不下就两管脚共用1个。

现在看来不敢三七 二十一，闷头就加0.1uF电容未必是最优的。

5.电容降额

为什么需要降额设计？

一方面是提高系统的稳定性可靠性，提高产品良率，降低故障率；

另一个是控制成本。

比如电容选用10V额定电压的即可，那么选用50V也是可以使用的，但会增加成本；

设想一款产品的出货量在上百万台以上，那成本的增加会很大，很必要进行降额设计。

硬件工程师的职责不仅仅设计满足需求的电路，还要在电路系统的成本和性能之间做权衡；

在满足性能和可靠性的基础上，尽可能地降低产品成本，提高产品的性价比、市场竞争力。

因此，元器件选型与降额在电路设计阶段尤为重要，须要充分了解产品需求，全面阅读器件规格书，仔细评估参数。

电容的降额主要针对额定电压和功耗降额，有时考虑工作频率降额，主要是为了保证产品在设计寿命周期内的长期稳定可靠；

对于电容的降额标准，一些公司针对不同类型的电容有明确的标准；

钽电容一般降额50％使用；

陶瓷、铝电解电容一般降额70%~80%使用，比如电容的额定电压为6.3V，其耐压6.3*0.7=4.41V；

对于4.41V以上的电压就不再适用，需要选择更高电压规格的。

电容的选型需要具体考虑的因素有很多，以后有机会给大家详细分享。

这里是软磨硬泡公众号主三炮儿的硬件开发学习笔记、经验分享。

学习分享以助能力增长，经验交流以期跻身一流。

同名微信公众号：软磨硬泡