热门文章
- CMOS传输门原理及应用 26447
- AWR射频仿真基本操作(一) 20013
- CMOS反相器 19794
- 关于ADS注册表删除和重新安装 18592
- 关于ADS版图优化的方法 15580
分类专栏
- 版图知识 1篇
- 模拟CMOS专栏 4篇
- 模拟MOS专栏 13篇
- MMIC 4篇
- 常用办公软件问题 1篇
- 有源电路设计的一些细节 12篇
- 双频设计 5篇
- PCB加工 2篇
- 常规功放设计 17篇
- ADS小技巧 9篇
- 电路 2篇
- Dohery功率放大器的原理和设计 2篇
- 射频通信 9篇
- LNA设计专栏 6篇
- 器件 5篇
最新评论
大家在看
- C语言 | Leetcode C语言题解之第498题对角线遍历
- Golang | Leetcode Golang题解之第498题对角线遍历
- PGMP串-06治理PROGRAM GOVERNANCE 148
- jspm河北经贸大学勤工助学管理系统(11851) 151
- Python | Leetcode Python题解之第500题键盘行
最新文章
- CMOS传输门原理及应用
- CMOS开关(二)_参数提取
- dBm和Vpp以及Vpeak的关系
目录
目录
分类专栏
- 版图知识 1篇
- 模拟CMOS专栏 4篇
- 模拟MOS专栏 13篇
- MMIC 4篇
- 常用办公软件问题 1篇
- 有源电路设计的一些细节 12篇
- 双频设计 5篇
- PCB加工 2篇
- 常规功放设计 17篇
- ADS小技巧 9篇
- 电路 2篇
- Dohery功率放大器的原理和设计 2篇
- 射频通信 9篇
- LNA设计专栏 6篇
- 器件 5篇
m0_51829295: 很有启发!谢谢
farley1k: 请教一下大师,这个电容的自谐振点就是ESR的最低频率处吗?我看MLCC电容的ESR曲线好像是个比较陡峭的谷,过了自谐振频率之后虽然ESR会上升,但也有个上升的过程,是否在需要旁路掉的干扰频率选在谐振点前面一点就够了,就算工艺原因落到了谐振点上,退耦性能也不会突然变得很差吧?而且旁路/退耦电容就是利用MLCC高频时0.几R的阻抗对地短接掉干扰的,选在自谐振最低阻抗上不是效率最大化吗?
LHK7756: 用博主给的模板就好了,不要用自己的
The R-A-B: 已经解决了,我当时设的阻抗是只含有jX。我是把阻抗设成0.00001+jX就可以了。把电阻部分设的很小。
LHK7756: 同样有这个问题,请问解决了吗?