1、LLC电路之RLC电路
LLC电路中,首先通过RLC电路来熟悉谐振频率对电路输出波形的影响。
1、在simulink中搭建RLC的电路模型
(1) 电路的阻抗值为:
其中,幅度值为:
角度值为:
(2)电源值:
(3)电流值:
当电压源的频率等于电路的谐振频率,其中,
,
此时,电路中阻抗值为r,回路中电流为
2、计算模型
在mathCAD里面创建计算公式:给定初始电压,RLC的值,求取谐振频率与增益。
得到增益变化值,随着频率增加增益逐渐增大,当频率大于谐振频率后增益逐渐减小。
500kHZ时:,,呈阻性。
50kHZ时:,,呈感性。
5000kHZ时:,,呈容性。
3、simulink进行计算模型验证
(1)输入源,500KHZ频率,电压幅值为220为例。
电容容值为,电感值为,谐振频率为500khz,此时电阻输出波形与输入源的波形完全重合且等于,220/r。
(2) 以输入源,50KHZ频率,电压幅值为220为例。
利用第二节的计算结果,
50kHZ时:,
输出电压峰值:220*0.849=186.78,与仿真的峰峰值186.8相近。
相位相差了:1.377us,计算中产生了相位为31.91度的超前,
,
幅值
相位
(3)以输入源,5000khz频率,电压幅值为220为例。
利用第二节的计算结果,
5000kHZ时:,,呈容性。
输出电压峰值:220*0.849=186.78,与仿真的峰峰值186.8相近。
晴朗的君君: void InitPll(Uint16 val, Uint16 divsel) pll处代码开头给出了val的来源,在InitSysCtrl初始化函数里调用了这个函数,其中val的对应输入参数是DSP28_PLLCR,这个值是12,在example.h头文件中有定义
滴滴滴滴大橙子: DSP的中断可以抢占嘛?高优先级的会抢占低优先级的嘛?
weixin_44426596: 版本链接:https://www.keil.arm.com/packs/stm32f4xx_dfp-keil/versions/
么就: 感觉有点奇怪,设置ePWM时钟的操作步骤时,第一步,使能各ePWM模块的时钟,第二步设置TBCLKSYCO=0,停止所有使能的ePWM模块的时基时钟,这个第一步不就相当于没操作?
滴滴滴滴大橙子: 博主 想请问一下 您在锁相环那里的代码 并没有定义val是多少 那下面应该是几分频啊?