PrimeTime 工具学习笔记(1)
引言
本专栏至此已经更新了 VCS、DC工具的学习笔记,后面就准备继续学习 PT 工具的学习。分析DC综合后的设计时序。
本篇是 PT 学习的第一篇,作简单的介绍和准备。
参考声明并致谢
PT 系列的学习笔记,主要参考下面的视频链接:
知识储备
预布局时序约束
skew:同一时钟,到达不同寄存器对应的路径不同,从而耗时不同,由此产生的时间差就是 skew
uncertainty:包括时钟的 skew 、jitter 等
latency:包括线延迟
2301_80133806: 咋看不了啊,没有完全显示
JH harden13: 谢谢大佬的回复,但是我是电子信息专业,非集成电路科班,双非本科,就只找FPGA的工作,数字ic,验证、前端大概率不要我吧?没流片经验、项目经验,只有fpga的项目经验
qq_45647581: 我也有这问题,请问你解决了吗
在路上-正出发: 应该不卡
JH harden13: 大佬,这个数字ic岗卡第一学历吗?期待回复,本人985硕