PCIe AER（一）

Amelie_yalili

已于 2024-08-05 00:17:02 修改

阅读量2.6k

点赞数 4

分类专栏：学习笔记文章标签： pci-e

于 2023-03-14 11:37:50 首次发布

本文链接： https://blog.csdn.net/weixin_37160065/article/details/129520322

版权

学习笔记专栏收录该内容

8 篇文章 2 订阅

订阅专栏

本文深入探讨PCIe AER（Advanced Error Reporting）中correct error的各个bit，包括Receiver Error Status、Bad TLP、Bad DLLP、REPLAY_NUM Rollover和Replay Timer Timeout等，并结合规范解析关键概念。通过trace分析，了解错误检测及处理流程。

摘要由CSDN通过智能技术生成

1、AER status register

1.1 correct error每个bit的介绍（spec 6.2.7）

1.1.1 Receiver Error Status

表格后面的reference；

4.2.1.1.3

If a received Symbol is found in the column corresponding to the incorrect running disparity or if the Symbol does not correspond to either column, the Physical Layer must notify the Data Link Layer that the received Symbol is invalid. This is a Receiver Error, and is a reported error associated with the Port (see Section 6.2 )

4.2.1.2

4.2.4.8

4.2.6

总结：4.2.1.1.3指出如果8b/10b编码中出现symbol的disparity错误或者symbol本身错误，这是一种receiver error；

4.2.1.2指出，一条规则，一个正确的TLP 在STP symbol和 END/EBD中间至少有18个symbol（1DW = 4symbol，18symbol,如果TLP header是3DW，LCRC 4symbol，还剩下2symbol=1DW 的data；如果header 是4DW，LCRC是2symbol，就没有data？3DW header 主要是32bit的memory/IO request，Config Request,这些都要携带data，completion呢？？？）

4.2.4.8 指出了8b/10b 中receiver error，128b/130b 中的receiver error（8b/10b decode errors, Framing Errors, loss of Symbol lock, Elasticity Buffer Overflow/Underflow, or loss of Lane-to-Lane de-skew. 128b/130b:Framing Errors, loss of Block Alignment, Elasticity Buffer Overflow/Underflow, or loss of Lane-to-Lane de-skew）

4.2.6 的重点是table 4-20,在LTSSM的哪个阶段会检查receiver error；

其中有一些概念：symbol，可以理解为固定格式的8bit数据，参考spec table 4-1，附录B，8b/10b编码后会有RD-/RD+（CRD: Current Running Disparity）两种10bit格式，为了保持均衡性，RD后面要跟相反的RD，学习链接：

(2条消息) #PCIe# 为什么引入编码机制？_pcie disparity_那么菜的博客-CSDN博客

还有receiver error中的其他概念也需要学习（Elasticity Buffer Overflow/Underflow, or loss of Lane-to-Lane de-skew），暂时还没找到具体资料

其中对于TLP在lane上的传输格式，要区分gen1/gen2和gen3/gen4，因为编码方式不一样，导致了差异性，其中gen1/gen2