基于FPGA+RTL8201的UDP数据收发之MII接口（二）

最新推荐文章于 2022-11-05 15:33:00 发布

always#

最新推荐文章于 2022-11-05 15:33:00 发布

阅读量2.1k

点赞数 5

分类专栏： FPGA网络接口文章标签： fpga mii fpga/cpld 网络 udp

本文链接： https://blog.csdn.net/yangh2560/article/details/104308007

版权

基于FPGA+RTL8201的UDP数据收发之MII接口（二）

在上一篇文章中介绍了此次设计使用的硬件组成，以及PHY层芯片RTL8201的简介，在正式学习它的接口之前，我觉得有必要从顶层来了解下网络传输，以我们用到的TCP/IP协议为例，其实我在学习的时候这部分知识也是后期才慢慢形成一个完整的链路的，将它放在设计之前能弄明白，会让后续设计思路很是清晰，如下图所示：

通过上图可以看出，本次设计使用的UDP协议传输隶属于TCP/IP协议中，我们需要发送的数据经过各个层的一级一级打包，最后形成了一个完整的帧结构，将这样一条完整的数据帧发送到PHY收发器（这里就是我使用的RTL8201芯片）就完成了一次数据的发送，同样的，当接收数据时，PHY收发器也会将收到的数据帧发送出来，通过层层解包，就可以得到用户数据了。

MII接口就是本次设计中使用到的与PHY收发器RTL8201通信的接口，即FPGA将打包好的数据帧通过MII接口传输到RTL8201芯片，就可以完成一次数据发送，下图是手册中的MII接口的所有信号以及释义：

主要的信号说明下：

立减 ¥

5
点赞
踩
9

收藏

觉得还不错? 一键收藏
5
评论
复制链接

分享到 QQ

分享到新浪微博

扫一扫

专栏目录

基于FPGA的以太网设计（3）----详解各类xMII接口

孤独的单刀

07-23

9169

基于FPGA的以太网设计（3）----详解xMII接口

基于FPGA的以太网MII接口扩展设计与实现

weixin_34221332的博客

04-22

1348

摘要：本文介绍了基于FPGA、功能经过扩展的以太网MII接口的硬件实现方法。硬件结构上由控制信号模块、分频器、异步FIFO缓冲和4b/5b编×××4个部分组成。关键词：100M以太网ＭII；FPGA；奇偶分频器；4b/5b编解码；异步双口FIFO 引言传统以PC为中心的互联网应用现已开始转向以嵌入式设备为中心。据网络专家预测，将来在互联网上传输的信息...

5 条评论您还未登录，请先登录后发表或查看评论

UDP以太网（1）RTL8201F-phy芯片MDIO接口FPGA配置RMII模式

weixin_39577718的博客

11-05

5427

介绍以太网物理层芯片支持10Mbps/100Mbps，支持mii、rmii接口；电路图上配置为RMII接口，寄存器也需要配置。phy芯片使用的是rmii接口，用mdio配置，配置方法比较简单，先看MDIO接口时序：MDC频率最高为2.5Mhz，phy在上升沿锁存MDIO的数据phy address 是在挂多个phy芯片的时候用来识别phy的，下面看配置寄存器有哪些：PHY配置寄存器。

fpga使用mdio配置RTL8201F为RMII接口、100M以太网

11-05

使用fpga mdio接口配置RTL8201F为RMII接口，100m以太网配置完毕可以正常通信，配置过程可以看一看博客。

基于FPGA+RTL8201的UDP数据收发之PHY（一）

yangh2560的博客

02-13

2168

基于FPGA+RTL8201的UDP传输（一）最近在学习FPGA的网络数据传输，将一些学习的笔记系统的整理下。从哪儿说起呢，还是从头记吧，随着FPGA学习的不断深入，逐渐了解并且完成了很多种通信协议的学习和硬件实现，包括串口通信、SPI、IIC等等，按照我的理解，其实协议就是一种约定好的与外界交流的一种方式。在很多时候FPGA板卡在以某种协议进行一些数据交互的时候，外界信号由于种种原因并不可...

EP2C5T144C8+RTL8201CL双网口FPGA主控板pdf原理图PCB+AD集成封装库.zip

03-26

EP2C5T144C8+RTL8201CL双网口FPGA主控板pdf原理图PCB+AD集成封装库， ALTIUM工程转的PDF原理图PCB文件+AD集成封装库，已在项目中验证，可以做为你的设计参考。集成封装库器件列表：Library Component Count : 40 Name Description ---------------------------------------------------------------------------------------------------- 1K10P144 1K10P144 74ALVC164245DL 1K10P144 LM2831 1K10P144 RTL8201CL 1K10P144 SII1178 TX 1K10P144 4 HEADER HEADER 4 AOZ1010AI AT24C01A/02 AT45DB041B-S U? CAP Capacitor CON2 CON4 Connector CON6 Connector DIODE Diode DS18B20 Q? DS26C31 DS90C032 DSO751S ELECTRO1 EP2C5 EP2C5Q144C8 EPCS4 H1102 HEADER 16X2 HEADER 4X2 HEADER 6 HEADER 8X2 INDUCTOR IS61LV2568L-8T JTAG LED LT1086MC MAGNETIC40 RES2 RES4 RJ45 SCD_PROGRAMMER SW-SPST ZENER2

gd32f407+lwip+RTL8201F-VB

最新发布

11-27

标题 "gd32f407+lwip+RTL8201F-VB" 提供的信息表明，这个项目涉及到GD32F407微控制器、lwIP网络协议栈以及RTL8201F-VB以太网控制器。下面我们将深入探讨这些关键组件以及它们在实际应用中的作用。 **GD32F407** 是...

EP4C10 FPGA+RTL8211以太网PHY GMII-UDP-Loopback测试Verilog源码quartus工程

11-16

基于EP4C10 FPGA+RTL8211以太网PHY GMII_UDP_Loopback测试Verilog源码quartus工程文件，可供学习设计参考。 module GMII_UDP_Loopback_Test( Clk, Rst_n, GMII_GTXC, GMII_TXD, GMII_TXEN, GMII_RXC, ...

基于FPGA+RTL8201的ARP实现（二）

yangh2560的博客

02-27

1319

基于FPGA+RTL8201的ARP实现（二） 1、设计需求在之前的设计中发现，使用FPGA+RTL8201或者FPGA+RTL8211这样的组合和PC端进行网络通信时，我们已经将板卡端的MAC和IP地址在电脑上进行了绑定，所以在上位机向板卡的IP地址发送数据时，便会将向绑定的MAC地址发送； &n...

FPGA+OV5640摄像头+RTL8211以太网PHY 实现数据采集UDP以太网传输Verilog源码quartus工程

11-16

基于EP4C10 FPGA+OV5640摄像头+RTL8211以太网PHY 实现摄像头数据采集UDP以太网传输Verilog源码quartus工程文件 module OV5640_UDP_GETH( Clk, Rst_n, GMII_GTXC, GMII_TXD, GMII_TXEN, ETH_Rst_n, ...

通信与网络中的基于FPGA的以太网MII接口扩展设计与实现

12-05

摘??? 要：本文介绍了基于FPGA、功能经过扩展的以太网MII接口的硬件实现方法。硬件结构上由控制信号模块、分频器、异步FIFO缓冲和4b/5b编解码器4个部分组成。　　关键词：100M以太网ＭII；FPGA；奇偶分频器；4b/5b编解码；异步双口FIFO 引言　　传统以PC为中心的互联网应用现已开始转向以嵌入式设备为中心。据网络专家预测，将来在互联网上传输的信息中，有70%来自小型嵌入式系统，因此，对嵌入式系统接入因特网的研究是有必要的。目前有两种方法可以实现单片机系统接入因特网：一种方法是利用NIC (网络控制/网卡)实现网络接口，由单片机来提供所需的网络协议；另外一种方

基于MII的以太网MAC的FPGA实现代码

01-10

基于MII的以太网MAC的FPGA实现代码，采用Verilog HDL编写。代码简单，架构清晰，实用性强。

Lattice LFE2-6E-RTL8201CL FPGA双网口控制板PDF原理图PCB+AD封装库+FPGA源码.zip

03-25

Lattice LFE2-6E-RTL8201CL FPGA双网口控制板PDF原理图+PCB+FPGA源码, ALTIUM工程转的PDF原理图PCB文件+AD集成封装库，已在项目中验证，可以做为你的设计参考。器件封装库列表： Component Count : 30 Component Name ----------------------------------------------- 0603 0805 1206TAN 1210TAN(100U16V) DSC6-VD FKV16VR INDUCTOR2R2 LED0805 LQFP48 MKDS3_2RMI RAD0.4 RB.1/.2-VD RN4 SIP2 SIP5-VD SIP8-1.27 SIP8-VD SMC CASE 403 SO-8 SOC-008 SOIC8 SOL-20 SOP16H SW2 TO-92A TQFP144 TSOP44 WY XJJ2 XTAL3

ethernet_mii_udp_1_miiverilog_100m_百兆网_MII_UDP

09-11

Verilog开发的，MII接口的百兆以太网UDP代码

小梅哥RTL8211PHY+FPGA.zip

08-07

千兆以太网的fpga驱动，包括原理图和使用手册，资料来源于芯航线，其网址www.corecourse.cn

基于FPGA+RTL8201的ARP实现（三）

yangh2560的博客

03-15

822

基于FPGA+RTL8201的ARP实现（三）接上文~~~ 详细介绍下程序结构: AUTO_ARP 这个模块是程序的顶层，除了系统时钟和复位外，剩下的就是和PHY芯片RTL8201的MII接口了，分为收发两部分，不再赘述； MII_R_GENERAL 这个模块是MII接收模块，主要用于解析收到的网络包，将收到的ARP包解析出来，使用data_vld信号作为有效指示； MII_R_DECT 此...

基于FPGA+RTL8201的UDP数据收发之MAC帧结构（三）

yangh2560的博客

02-14

834

基于FPGA+RTL8201的UDP数据收发之MAC帧结构（三）以UDP包为例，总结了一下一个UDP协议的MAC帧是由什么组成的，如下图所示：我们想要发送的数据，首先需要在其前面加上UDP报头，由于UDP协议属IP协议的一种，所以在UDP报头前需要加IP报头，形成IP段，在IP段的基础上加上一些同步字节、开始字节、以太网首部以及在尾部加上校验序列，就构成了一个完整的可以发送给物理层芯片的帧序...

基于FPGA+RTL8201的ARP实现（一）

yangh2560的博客

02-26

1153

基于FPGA+RTL8201的ARP实现（一） ARP（Address Resolution Protocol）地址解析协议，是根据IP地址获取对方物理地址的一种协议。在之前的笔记中曾经记录过UDP协议的MAC帧结构，以太网首部中有一项便是目的MAC地址，在通信双方正式建立通信以前，需要通过ARP协议询问得知对方的MAC地址然后建立缓存，以后再往某个IP地址的设备发送数据的时候，便会自动将此IP...