请问power-delay product是什么意思
时间：10-02
整理：3721RD
点击：
今天看文章时
看到power-delay product(PDP)这个专有名词
不太了解他指的是什么
感觉上像是用不同的VDD对DELAY的变化来做图
不过文章上的图却是使用不同的VDD下的焦耳(J)變化来做图
与自己感觉的不一样
所以想请教一下大大们power-delayproduct(PDP)它的明确意思
谢谢
看到power-delay product(PDP)这个专有名词
不太了解他指的是什么
感觉上像是用不同的VDD对DELAY的变化来做图
不过文章上的图却是使用不同的VDD下的焦耳(J)變化来做图
与自己感觉的不一样
所以想请教一下大大们power-delayproduct(PDP)它的明确意思
谢谢
是功耗延时积的意思，就是功耗乘以延时，电压的时候测得的功耗以及延时就会不同，所以PDP也会不同
上一篇： Hspice中.alter问题
下一篇： 计算机专业本科毕业想做数字IC
下一篇： 计算机专业本科毕业想做数字IC
FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路 相关文章：
- FPGA Verilog HDL 设计实例系列连载------交通灯的控制
- vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
- 关于Rx receiver的问题
- 转：用fpga 实现图形算法的硬件加速设计 有源码
- 我的FPGA学习步骤
- FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器
栏目分类
热门文章
- 求助vcs仿真xilinx的库的问题
- 新版破解器 Quartus II 13
- Vivado中做MicroBlaze实验 S
- “ Could not start or
- modelsim仿真
- VCS2016 求助
- 求助！ modelsim显示 :
- 用Verilog语言编写SJA1000 C