一种芯片FT测试系统以及测试方法

技术领域

本发明涉及芯片FT测试技术领域，特别是涉及一种芯片FT测试系统以及测试方法。

背景技术

芯片的测试一般分为CP测试以及FT测试；CP测试是针对芯片在设计阶段的测试，是芯片半成品的一个测试；FT测试是集成电路芯片从晶圆封装为成品后，需要对封装片进行的测试，以保证成品的性能和质量，是针对芯片成品的测试。针对成品的FT测试，目前一般使用的方法有两种：

第一种是在芯片设计阶段，设计了特殊的测试模式，在该测试模式下，借助自动测试设备ATE的输入输出端口IO将测试pattern加载到芯片内的内存memory执行，但是一般这种模式是提供给CP测试的，封装后的芯片不会将芯片的所有端口全部引出来，所以会出现管脚数少的封装芯片由于IO不足而没法加载测试pattern的情况。

第二种是在芯片制造过程中，在芯片的不可擦除存储区MROM写入芯片的启动代码bootloader。芯片上电后会根据bootloader中的配置从外部存储介质，比如nandflash、SD卡等存储介质中加载测试pattern到内存中运行。这种方式同样会存在方式一的问题，一般封装后的芯片外接外部存储介质所使用的引脚会比较多，也会出现引脚不足的问题。

一旦发生了引脚不足的问题，就需要扩大引脚数，这样势必会使得芯片的体积变大，不符合芯片小型化的需求。

发明内容

本发明的第一目的旨在提供一种最小限度的利用芯片的引脚以实现芯片的FT测试的测试系统，仅通过使用芯片的测试端口就能够实现芯片的FT测试，解决了现有技术中芯片测试占用了过多的引脚而产生的引脚不足的问题；本发明的第一目的采用以下技术方案实现：

一种芯片FT测试系统，包括自动测试设备ATE、待测芯片，所述待测芯片具有测试端口；其特征在于，还包括主机；所述主机存储有芯片测试用的全部测试pattern；所述主机通过所述测试端口传送测试pattern给所述待测芯片；所述自动测试设备ATE与所述主机通信连接，所述自动测试设备ATE与所述待测芯片通信连接。

本发明的第二目的旨在提供应用上述第一目的的技术方案的测试系统进行芯片FT测试的方法；本发明的第二目的采用以下技术方案实现：

一种芯片FT测试方法，其特征在于，包括以下步骤：

S1、预先将待测芯片的所有测试pattern烧写到所述主机的内存中；

S2、建立所述主机与所述待测芯片的通信连接；

S3、所述主机接收所述自动测试设备ATE的一个测试指令；

S4、所述主机判断所述测试指令是否实施过测试，如果该测试指令没有实施过测试，则执行下一步；如果实施过测试，则继续执行步骤S3；

S5、所述主机将测试指令所对应的测试pattern通过所述待测芯片的所述测试端口传送至所述待测芯片的内存中；

S6、所述待测芯片开始运行测试pattern以实施测试。

具体地，步骤S2具体包括：所述自动测试设备ATE发送交互指令给所述主机，所述主机初始化所述待测芯片与所述主机交互的测试总线，之后所述主机发送连接命令到所述待测芯片，所述主机收到所述待测芯片的反馈ACK指令后表示主机与待测芯片连接成功。

进一步地，步骤S2之后、步骤S3之前，还包括所述主机锁定待测芯片的CPU的步骤；

步骤S5之后、步骤S6之前还包括所述主机释放所述待测芯片的CPU的步骤。

该进一步地技术方案中，锁定芯片的CPU是为了将与主机交互的测试总线控制权交给主机，主机可以按照自己的总线行为执行写测试pattern到待测芯片的内存。主机控制总线写完测试pattern后，需要释放待测芯片的CPU，因为测试pattern执行的主体是待测芯片，释放待测芯片的CPU后，待测芯片会自动运行内存中的测试pattern，从而完成测试。

具体地，步骤S3具体包括所述自动测试设备ATE根据芯片FT测试设计的顺序发送一个测试命令给所述主机。

具体地，所述主机预先存储测试指令与测试pattern地址信息以及测试pattern的长度信息的映射，其中测试pattern地址信息指的是主机的内存中存储的地址；所述主机收到测试指令后，对测试指令进行解析，将所述测试指令转换成相应的测试pattern的地址信息及测试pattern长度信息；主机根据地址信息、长度信息发送数据给所述待测芯片。

进一步地，步骤S6之后还包括：

S7、所述待测芯片运行完测试pattern后将测试结果发送给所述自动测试设备ATE，所述自动测试设备ATE接收到测试结果后，判断测试结果是否合格；

如果测试结果为合格，则自动测试设备ATE判断测试是否完成，如果完成，则表示测试结束，最终的测试结果为通过；如果没有完成，则继续执行步骤S3；

如果测试结果为不合格，则结束测试，最终测试结果为失败。

本发明的有益技术效果：

芯片FT测试系统及测试方法，通过引入了主机、自动测试设备ATE以及待测芯片三方的交互，使得在测试pattern的传输过程，仅利用了芯片的测试端口即可，最大限度的让芯片的其他端口(引脚)得到开发利用。

附图说明

图1是本发明实施例提供的芯片FT测试系统的结构框图；

图2是本发明实施例提供的芯片FT测试方法的流程图。

具体实施方式

为了更加清楚地理解本发明的技术方案，以下结合实施例对本发明作进一步说明，具体实施例仅限于方便解释本发明的方案内容，本发明保护的内容不限于具体实施例揭示的内容。

本实施例提供了一种芯片FT测试系统，包括主机、自动测试设备ATE、待测芯片；所述待测芯片具有测试端口；所述主机通过所述测试端口传送测试pattern给所述待测芯片；自动测试设备ATE与所述主机连接，自动测试设备ATE与待测芯片双向连接。

该测试系统的工作流程如下：

S1、预先将待测芯片的所有测试pattern烧写到所述主机的内存中；

S2、主机与待测芯片建立通信连接；

具体的做法是：自动测试设备ATE发送交互指令给主机，主机初始化待测芯片与主机交互的测试总线，之后主机发送连接命令到待测芯片，主机收到待测芯片的反馈ACK指令后表示主机与待测芯片连接成功；主机与待测芯片的通信连接成功后，主机会锁定待测芯片的CPU，让待测芯片不去运行。

S3、自动测试设备ATE根据芯片FT测试设计的顺序发送相应的测试命令给主机；

S4、主机收到测试指令后，判断该测试指令是否与之前的测试指令重复(即之前是否有执行过该测试指令)，如果重复，则继续进行测试指令是否重复的判断，直到主机接收到的测试指令为新的测试指令后执行下一步。

S5、主机对测试指令进行解析，并将测试指令对应的测试pattern从主机的内存加载到待测芯片的内存。

具体地，本步骤中，主机预先存储测试指令与测试pattern地址信息以及测试pattern的长度信息的映射；主机收到测试指令后，对测试指令进行解析，将测试指令转换成相应的测试pattern的地址信息及测试pattern长度信息；其中测试pattern地址信息指的是主机的内存中存储的地址，主机将测试指令转换成地址信息后，很容易定位到了主机的内存的地址，从而将该地址开始相应长度的数据发送出去。

待测芯片通过测试端口接收来自主机的测试pattern，主机判断测试pattern的加载长度是否达到设定长度，如果没有达到则主机继续传输测试pattern，如果达到了设定长度，则执行下一步。

S6、主机配置待测芯片的程序运行指针后，释放待测芯片的CPU，待测芯片开始运行测试pattern以实施测试。

本发明中，锁定芯片的CPU是为了将与主机交互的测试总线控制权交给主机，主机可以按照自己的总线行为执行写测试pattern到待测芯片的内存。主机控制总线写完测试pattern后，需要释放待测芯片的CPU，因为测试pattern执行的主体是待测芯片，释放待测芯片的CPU后，待测芯片会自动运行内存中的测试pattern，从而完成测试。

S7、待测芯片运行完测试pattern后将测试结果发送给自动测试设备ATE，自动测试设备ATE接收到测试结果后，判断测试结果是否合格；

如果测试结果为合格，则自动测试设备ATE还判断测试是否完成，如果完成，则表示测试结束，最终的测试结果为通过；如果没有完成，则继续执行步骤S3；

如果测试结果为不合格，则结束测试，最终测试结果为失败。

本发明的芯片FT测试系统及测试方法，通过引入了主机、自动测试设备ATE以及待测芯片三方的交互，使得在测试pattern的传输过程，仅利用了芯片的调试端口即可，最大限度的让芯片的其他端口(引脚)得到开发利用。

以上所述仅为本发明的优选实施例，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，不经创造性所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。